ここから本文です

ムーアの法則、半導体業界はどう捉えるべきか(前編)

5/14(日) 13:25配信

EE Times Japan

■ムーアの法則の「形骸化」

 Intelは、同社の14nmプロセスチップのトランジスタ数が競合製品よりも多いとして、「ムーアの法則はまだ終息を迎えていない」との主張を今後も続けるだろう。IntelがIntelであるためには、自らの目的を達成するためのストーリーが必要なのだ。

【IBMのロバート・デナード氏が1974年に発表したスケーリング則と、Intelのゴードン・ムーア氏が1975年に発表した“ムーアの法則”に関する画像】

 しかし、より優れた価値を探し求めている他の半導体メーカーが、このようなIntelのストーリーを適用する必要は必ずしもない。

 今や、プロセス技術の名称は、あまり意味を成していないといえる。これまで、ムーアの法則が終息するという点ばかりが誇張されてきたために、半導体メーカーが開発の指針として信じることができるような、代替となる法則が明示されてこなかったのだ。

 台湾のメーカーであるEtron Technologyの創設者であり、チェアマン兼CEO(最高経営責任者)を務めるNicky Lu氏は、「半導体業界が今後、経済成長を推進していくためには、最終的に、ピッチの縮小を実現するという強迫観念から逃れ、さまざまな技術を統合する(異種統合)という独創性を発揮していかなければならない」と述べている。

 つまり、「ムーアの法則を、安心感を得るためだけの手段として利用すること」をやめるべき時が来たということだ。

 筆者は2017年4月末に、台湾でLu氏に取材した。同氏はこの時、「Intelが、22nmプロセス技術向けに非プレーナ型のトランジスタ構造を発表した時点で、ムーアの法則は既に形骸化していた」と主張し、その経緯について詳細を語っている。

 Lu氏は、「Intelは、私がムーアの法則の形骸化を主張していることについて、快く思っていないだろう。しかし、ムーアの法則はかなり前から、半導体開発エンジニア向けの技術指針としての役割を停止してしまっている。その代わりに、投資コミュニティー向けに、ROI(Return On Investment:投資利益率)を正当化するための経済法則としての機能を果たしてきたのだ」と述べる。

 投資家たちが、ムーアの法則を半導体業界の成長を計る物差しとして使用している限り、半導体メーカーは、ムーアの法則が既に陳腐化していることを認めることができない。Lu氏でさえ、ムーアの法則の無効化を明言してはいないのだ。

 だがLu氏は、「半導体業界にとって重要なのは、IntelがFinFETを採用し、TSMCとSamsung Electronicsもその後に続いた時点で、競争のルールが変更されたという事実を認めることである。半導体業界は、ゲート長をプロセスノードとしたことにより、ムーアの法則の本質そのものを根本から変えたのだ」と主張する。

 同氏の見解によれば、半導体業界は、もはやムーアの法則の原型には従っていないという事実を認識することが重要だという。ムーアの法則はこれまで、トランジスタを小型化することによってではなく、パッケージング技術の進化など、さまざまな技術をサポートすることによって、存続してきたといえる。

■Silicon 2.0、Silicon 3.0時代

 Lu氏はもともと、IBM Research Divisionにおいて研究キャリアをスタートさせ、1974年に「スケーリング則」を提案したR.H. Dennard(ロバート・デナード)氏と、密接に仕事をしてきたという。Lu氏は、2016年11月7日に富山県で開催された「A-SSCC 2016(IEEE Asian Solid-State Circuits Conference)」において、「A New Silicon Way」と題する論文を発表している。

 同氏はこの論文の中で、半導体業界が現在、ムーアの法則を実際にどのように位置付けているのか、そしてこの先に何が起こり得るのかについて、説明している。

 Dennard氏は、1974年に発表した共同執筆論文の中で、「トランジスタサイズが縮小するにつれて、1ノード当たりの電力密度は1世代ごとに、集積回路全体の消費電力量を大幅に増加させることなく向上していく。しかし、このような現象は最終的に、2005~2007年に限界に達するだろう」と述べている。一般的なプレーナ型トランジスタのピッチを、1世代ごとに0.7倍に微細化するという、Dennard氏のスケーリング則の基礎を構築する法則の実現に執着してきた結果、現在ではリーク電流の増加という難題に直面するようになった。リーク電流が増加すると、特に28nm以降のプロセス技術では、半導体チップが過熱してしまうのである。

 Lu氏は、「Dennard氏のスケーリング則と同様に、ムーアの法則もその当時、事実上の終えんを迎えていたはずだった」と主張する。

 「ムーアの法則は28nmプロセスで終えんを迎える」という主張は、決して新しい見解ではない。例えば、MonolithIC 3Dの創設者であるZvi Or-Back氏は以前から、「半導体業界は、28nmプロセス以降も引き続き、トランジスタの小型化を実現することはできるが、コストが増大していくことになる。このためムーアの法則は、28nmプロセスを最後として終わりを迎えることになるだろう」と主張してきた。

 一方Lu氏は、「ムーアの法則は、形骸化しながらも継続していくとみられる」と述べている。

 Lu氏の見解によると、ムーアの法則がこれまで存続してきたのは、Intelがトライゲート構造のトランジスタを開発したためだという。Intelの開発チームは、22nmプロセス技術への移行時に、フィン構造のトランジスタ、いわゆるFinFETを開発し、ゲート面積の拡張に成功したのだ。

 Lu氏は、FinFET登場以降の時代を、「Silicon 2.0」と呼ぶ。Silicon 2.0時代の半導体メーカーは、既存のプレーナ型トランジスタを、新しいトライゲート構造のトランジスタに置き換えていく。

 メモリチップメーカー各社も単位面積の微細化に着手し、東芝が48層の3D(3次元) NAND型フラッシュメモリを開発した他、Samsungも64層の3D NANDフラッシュを開発している。Lu氏は、「半導体メーカーは、3Dを実現することにより、適用技術は32nmプロセス程度でありながら、実質的には13nmプロセスに相当する技術を達成したのだ」と説明する。

 Silicon 2.0は、3Dトランジスタと3Dセル構造のいずれかによって実現された時代だといえる。

 Silicon 2.0時代には、22/20nmから7nmへと技術ノードが進んだが、SiP(System in Package)やMCM(マルチチップモジュール)、3D積層などの新しい技術の開発も進んだ。Lu氏はこれを、「容量面での微細化」として「Silicon 3.0」と呼んでいる。

 Silicon 3.0時代は、異種統合というコンセプトにより、特にさまざまな技術を適用して半導体チップを積層するという点で、前途有望だといえる。Silicon 3.0時代には、シリコン材料とノンシリコン材料とを純粋に統合し、シリコンを中心としたナノシステムの構築の実現が進むかもしれない。

最終更新:5/14(日) 13:25
EE Times Japan